Clock generator and Powermanagement SFR(special function reg.)
lock time count reg.
lock time reg.에 값을 넣어주면, locktime이 시작되고 그때부터 설정한 시간까지
- 2440a 는 통상 300micro sec.이 기준
pll configuration reg.
mdiv, pdiv, sdiv : 해당 비트에 값(Fpillo값)을 넣어줌 -> PLL value selection table 을 참고
Clock control reg.
사용하는 주변장치 블럭에는 전원공급, 그렇지 않은 블럭에는 전원공급하지 않음
-> 이를 결정하는 reg.에 값을 넣음
-> 2,3번 비트 : 2번비트 idle bit, 3번 비트 sleep : 개발자가 판단하여 전원모드를 전환
clock slow control reg.
- slow모드시 동작을 설정, 카메라 장치사용시 클럭 설정
- HDIVN, PDIVN : HCLK,PCLK의 비율 설정
Clock initialization
...
댓글