clock control logic
clock : hw 가 동작하게 되는 기준 시간이 됨
processor 의 clock 을 프로그래머의 용도(or 안정성 고려)에 맞게 조정해서 쓸 수 있음.
AMBA : AHB(memory,lcd controller,..), APB(UART,...)
Fin(16.9344Mhz)->MPLL,UPLL(USB 사용하는 클럭 생성) :clock generator
MPLL
- FCLK : cpu(core)에 공급
- HCLK : AHB Bus
- PCLK : APB Bus
ex) FCLK : 400, [1]
HCLK = FCLK / 3 [3]
PCLK = FCLK / 2 [6]
메인 프로세서에 공급되는 클럭을 일정한비율로 나누어 각 동작을 이해할 수 있다.
UPLL
-UCLK(48Mhz) : usb block
=>>>>>프로그래머의 clock control register 값 설정에 따라 클럭 스피드가 변함
power control logic;s3c2440a : normal, slow,idle,sleep
clock source selection
crystal 을 통해 공급되어지는 클럭은 프로세서가 바로 사용하기 힘들정도로 빠르거나 안정적이지 못함 -> PLL을 통해 보완, PLL이 없을 경우 외부장치(오실레이터)를 이용함
clock generator
Divider P, M, S 의 값 설정을 통해 생성되는 클럭 스피드가 결정
Fpillo = (m*Fin)/(p*2^s)
댓글